

# Teknik Pengurangan Arus Inrush dan Pengurangan Harmonisa Pada Kapasitor Bank Untuk Beban Non Linier

Hendik Eko H S, Yahya Chusna Arif, dan Indhana Sudiharto

**Abstrak**—Dengan semakin mahalnya harga energi listrik disebabkan karena harga bahan bakar yang semakin membumbung serta terbatasnya penyediaan data listrik oleh PLN maka saat perlu dilakukan upaya-upaya penghematan pemakaian energi listrik. Pemerintah sejak tahun 1980 sudah sudah mencanangkan kebijakan penghematan pemakaian energi khususnya energi listrik yang dirumuskan dengan kebijakan energi nasional. Pada saat ini pemerintah bahkan sudah menerapkan tarif progresif berupa disinsentif sistem akibat pemakaian beban induktif, sehingga *power factor* dapat diperbaiki mendekati *unity* dan kualitas daya menjadi lebih baik. Namun kelemahan kapasitor bank adalah bila sistem mengandung harmonisa sangat mungkin terjadi resiko resonansi sistem yang bisa merusak peralatan utilitas seperti trafo maupun kapasitor itu sendiri. Sehingga dipasang seri dengan kapasitor, cara ini akan menurunkan arus *inrush* menjadi 1/4 nya bila dibandingkan dengan tanpa menggunakan aircoil. Untuk pemakaian pada beban dinamis cara yang tepat adalah menggunakan menggunakan kapasitor bank .

**Kata Kunci**—power quality, kapasitor bank, filter

## 1 PENDAHULUAN

DENGAN semakin mahal dan terbatasnya penyediaan energi listrik akibat krisis energi, subsidi BBM yang memberatkan anggaran Negara dan masih banyak pemborosan serta *losses* dalam pemakaian energi listrik maka perlu dilakukan langkah-langkah penghematan pemakaian daya listrik pada sisi konsumen, langkah penghematan dapat dilakukan dengan perbaikan kualitas daya, pemilihan lampu hemat energi, pemakaian peralatan untuk perbaikan efisiensi maupun energi manajemen system (EMS). Kualitas daya yang baik dalam hal ini perbaikan *power factor* ( $\cos \varphi$ ) akan memperbaiki drop cukup signifikan bisa mencapai 5 sampai 30% tergantung

jenis beban yang digunakan.

*Soft-switch* yang berupa *switch thyristor* yang disulut pada  $270^\circ$  sehingga tidak menimbulkan arus *inrush*. Penghematan daya diperlukan filter untuk mengurangi harmonisa maupun untuk menggeser frekuensi resonansi sistem. Sehingga tidak terjadi resiko resonansi. Kemudian untuk mengurangi arus *inrush* agar tidak terjadi gangguan transien maka cara yang paling murah adalah menggunakan *air coil* yang bagi pemakai listrik yang tidak berhemat. Dari beberapa seminar yang diselenggarakan oleh Epcoss-Simens Indonesia - Singapura di Jakarta dan Surabaya beberapa waktu yang lalu yang dipresentasikan oleh penulis dapat disimpulkan bahwa ada beberapa teknik penghematan daya yang sangat bisa dilakukan, yaitu salah satunya penghematan menggunakan kapasitor *bank* untuk menurunkan pemakaian daya total kVA dan mengurangi rugi daya saluran sehingga juga menurunkan daya kW. Teknik penghematan daya dengan kapasitor *bank* digunakan untuk mengkompensasi kekurangan daya reaktif pada siste, tegangan, faktor daya, rugi-rugi daya, kapasitas daya dan

- Hendik Eko H S adalah staf pengajar di Jurusan Teknik Elektro Industri, Politeknik Elektronika Negeri Surabaya, Kampus PENS Sukolilo Surabaya. E-mail: hendik@eeepis-its.edu
- Yahya Chusna Arif dan Indhana Sudiharto adalah staf pengajar di Jurusan Teknik Elektro Industri, Politeknik Elektronika Negeri Surabaya, Kampus PENS Sukolilo Surabaya. E-mail: yahya@eeepis-its.edu, indhana@eeepis-its.edu.

efisiensi energi listrik.


Seperti kita ketahui bahwa ada 3 jenis daya yang dibutuhkan oleh beban yaitu; daya aktif (kW) yang dipakai untuk gerak, panas, daya reaktif (kVAR) untuk magnetisasi, dan daya total (kVA) yang harus kita bayar. Perbandingan antara daya aktif (kVA) dan daya nyata (kW) akan menghasilkan *power factor*( $\cos \varphi$ ). Kualitas daya yang baik adalah jika *power factor*  $> 0,85$ ( $\cos \varphi > 0,85$ ) sehingga meningkatkan efisiensi tenaga listrik.

Seperti kita ketahui bahwa sebagian besar beban industri terdiri dari motor - motor yang memerlukan daya reaktif untuk membangkitkan medan listrik sehingga bersifat induktif. Beban dengan jenis induktif ini menyebabkan rendahnya *power factor* ( $\cos \varphi$ ).

Untuk memperbaiki *power factor* ( $\cos \varphi$ ) pada sistem tenaga listrik dengan beban induktif diperlukan suatu kompensator daya reaktif yang dikontrol secara otomatis oleh kontroler. Fungsi dari *power factor regulator* (PFR) adalah untuk mengatur penggunaan kapasitor sesuai dengan nilai yang diinginkan dari faktor daya yang akan diperbaiki.


## 2 KONSEP PERBAIKAN POWER FACTOR

Sistem jaringan distribusi dengan beban yang bersifat induktif akan mengakibatkan arus beban tertinggal terhadap tegangan sumber. Bila sumber tegangan AC adalah  $V = V_m \sin \omega t$ , maka arus dengan beban induktif tertinggal sebesar  $\varphi$ ,  $I_L = I_m \sin(\omega t - \varphi)$ . Arus beban  $I_m$  ini terdiri dari 2 komponen yaitu induktif  $I_L$  dan komponen resistif  $I_R$  yang sefasa dengan tegangan  $V$ . Apabila kapasitor daya AC sebagai kompensator yang dihubungkan jaringan maka akan mengakibatkan arus beban mendahului 90 derajat,  $I_C = I_m \sin(\omega t + 90^\circ)$  dan apabila arus  $I_C$  ini diset sebesar arus  $I_L$ , maka akan resultannya akan saling menghilangkan. Sehingga akan mengakibatkan arus beban menjadi sefasa dengan tegangan. Dimana arus beban yang tertinggal 90 derajat akan terkompensasi arus kapasitor mendahului sebesar 90 derajat,  $I_B = I_b \sin(\omega t - 90^\circ + 90^\circ) = I_b \sin \omega t$ . seperti terlihat pada Gambar 1 dibawah[1].



Gambar 1. Diagram Phasor Konsep Kompensator

Atau dalam bentuk daya perbaikan *power factor* dapat ditunjukkan dengan segitiga daya seperti Gambar 2.




Gambar 2. Diagram Segitiga Daya

Dari Gambar 2 segitiga daya ini menggambarkan hubungan antara daya aktif  $P$ , daya reaktif  $Q$  dan daya total  $S$ . Pada gambar tampak bahwa harga  $S$  lebih besar akibat adanya harga  $Q$  beban sehingga menyebabkan sudut daya  $\varphi > 0^\circ$ , hal ini menyebabkan faktor daya  $\cos \varphi$  turun. Apabila ingin agar faktor daya diperbaiki maka kebutuhan  $Q$  beban bisa dikurangi dengan cara memasang kapasitor daya sebesar  $Q_{CAP}$ , sehingga nilai  $Q$  beban akan turun menjadi  $Q_{DES}$  dengan demikian sudut daya  $\varphi$  mengecil nilai  $S$  mengecil sehingga diperoleh penurunan pemakaian daya total  $S$ . Apabila  $Q_{CAP}$  diset sebesar  $Q_{LOAD}$  maka  $\varphi = 0^\circ$  dan nilai  $S$  akan mengecil menjadi  $S = P$  dan disini akan diperoleh penurunan daya  $S$  yang maksimal. Untuk menghitung kebutuhan kapasitor  $Q_{CAP}$  supaya diperoleh faktor daya yang dikehendaki dapat menggunakan Persamaan 1 di bawah.


$$Q_{CAP} = P_{LOAD}(\tan \varphi_1 - \tan \varphi_2) \quad (1)$$

Dimana  $\varphi_1$  adalah sudut daya yang dikehendaki dan  $\varphi_2$  adalah sudut daya mula-mula.

Suatu sistem tanpa kapasitor bank digambarkan pada Gambar 3 dibawah:



Gambar 3. Sistem tanpa Kapasitor



Gambar 4. Sistem dengan Kapasitor Bank

Sedangkan pada Gambar 4 menunjukkan sistem dikompensasi dengan kapasitor bank untuk perbaikan kualitas daya. pada hasil simulasi tampak bahwa sistem sebelum dan sesudah kompensasi ada perbaikan kualitas daya sebagai berikut.

Tabel 1


Sistem Dikompensasi dengan Kapasitor

Data Hasil Simulasi		
Parameter Daya	Sebelum Kompensasi	Setelah Kompensasi
Power factor (PF)	0,82 lag	1
P (kW)	735,97	706,75
S (kVA)	890,12	706,81
Q (kVAR)	500	9,49
Teg.Terminal (kV)	0,360	0,372
Arus Line (Amp)	1352,40	1079,89
Rugi saluran (kW)	79,07	49,86
Efisiensi (kVA)	100-(706,81/890,12) = 21%	

Jadi dengan menggunakan kapasitor bank disamping dapat memperbaiki kualitas daya

seperti Tabel 1 di atas juga akan diperoleh penghematan daya sebesar 21%. Berarti pada persoalan di atas masih ada persediaan daya sebesar  $890,12 - 706,81 = 183,31kVA$  yang masih bisa digunakan untuk keperluan lainnya.

Pemasangan kapasitor bank ini bisa ditempatkan di mana saja, baik pada sisi tegangan rendah maupun pada sisi tegangan tinggi. Gambar 5 mengilustrasikan letak penempatan kapsitor bank.



Gambar 5. Penempatan Instalasi Kapasitor Bank

### 3 KONSEP PENGURANGAN ARUS IN-RUSH KAPASITOR

Pada umumnya kapasitor bank bekerja secara otomatis yang dikontrol oleh *Power Factor Controller* (PFC) untuk mengaktifkan kontak-kontak kapasitor bank sesuai dengan kebutuhan, bekerjanya kapasitor adalah secara *step by step*. Banyaknya step kapasitor bank umumnya adalah 6 atau 12 step. Untuk jumlah step yang banyak maka akan sering terjadi proses *switching* yang lebih sering seiring dengan perubahan beban dibandingkan dengan jumlah step yang lebih kecil. frekuensi *switching* yang sering akan mengakibatkan gangguan kualitas daya yang lain yaitu berupa *oscilatory transtien* akibat arus *switching* kapasitor yang disebut dengan arus inrush.

Besarnya arus *inrush* kapasitor pada saat *switching* ditentukan dengan persamaan 2 dan 3. Bila kapasitor yang terhubung adalah kapasitor *single* maka besarnya arus *inrush* adalah seperti Persamaan 2 di bawah.

$$i = \sqrt{\frac{2 \times \frac{S}{U_{SC}}}{Q_c}} \times I_N \quad (2)$$

dimana:

$i$  = arus inrush kapasitor

$S$  = daya trafo untuk suplai (kVA)

$U_{SC}$  = tegangan hubung singkat trafo (%)

$Q_c$  = besarnya kapasitor yang dipasang

$I_N$  = arus nominal kapasitor

Arus *inrush* untuk *single* kapasitor bisa mencapai 20 sampai 40 kali arus nominal kapasitor  $I_N$ .

Sedangkan untuk kapasitor yang tersusun paralel (*array*) berupa kapasitor bank maka besarnya arus *inrush* kapasitor pada saat *switching* ditentukan dengan persamaan 3 di bawah [4].

$$Inrush = \frac{\sqrt{2} \times U_n}{\sqrt{X_c \times X_L}} \quad (3)$$

dengan

$$X_c = 3 \times U_N^2 \times \left(\frac{1}{Q_1} + \frac{1}{Q_2} + \dots\right)$$

$$X_L = \omega \times L = 2\phi \times f \times L$$

dimana

$U_N$  = 3 tegangan suplai


$X_C$  = reaktansi kapasitor yang bekerja

$X_L$  = reaktansi saluran menuju kapasitor

$Q_{1,2,\dots}$  = daya kapasitor (kVAR)


Besarnya arus *inrush* untuk kapasitor *bank array* ini adalah lebih besar, sekitar 200 sampai 250 kali arus nominal kapasitor  $I_N$ . Arus inrush sebesar itu akan mengganggu kualitas daya berupa gangguan *oscillatory transtien* pada arus dan tegangan, bentuk arus *inrush* adalah seperti tampak pada Gambar 6 di bawah.

Arus transtien ini akan mempengaruhi tegangan sehingga bentuk tegangan juga akan



**Gambar 6.** Bentuk Arus *Inrush* Akibat *Switching* Kapasitor

mengalami gangguan transtien seperti tampak pada Gambar 7 di bawah.



**Gambar 7.** Gangguan *Transient* pada Tegangan


Gangguan transtien ini bisa menyebabkan kerusakan pada peralatan maupun kerusakan isolasi yang pada akhirnya bisa menyebabkan *production stop*.

Gangguan arus *inrush switching* kapasitor dapat dikurangi atau bahkan dihilangkan dengan menggunakan 3 metode yaitu:

- Metode penambahan *air coil*
- Metode *pilot swith* Penggunaan filter
- Metode *soft-switch* menggunakan SVC


Pemasangan *air coil* adalah cara yang paling umum dilakukan karena paling ekonomis dan mudah dilakukan yaitu dengan menghubungkan seri kabel yang dililit sebanyak kurang lebih 8 lilitan dengan masing-masing kapasitor. Hal ini dilakukan agar nilai  $X_L$  lebih besar, sehingga bila mengacu pada persamaan 3, maka arus *inrush* akan turun / lebih rendah. Dengan 8

lilitan saja arus akan turun menjadi 1/4nya. Pemasangan air coil adalah seperti tampak pada Gambar 8 di bawah [10].



**Gambar 8.** Pemasangan *Air Coil* pada Kapasitor Bank


Cara lain adalah menggunakan *pilot kontaktor*, cara ini agak mahal karena menggunakan kontak bantu dan resistor yang dipasang seri dengan kapasitor, fungsi resistor adalah untuk membatasi arus inrush, kemudian setelah beberapa detik baru kontak utama masuk dan kontak bantu lepas. Gambar 9 adalah jenis kontaktor yang dilengkapi dengan kotak bantu dan resistor seri terletak di kotak bantu, sedangkan gambar 10 menggambarkan cara kerja pembatasan arus *inrush* kapasitor menggunakan kontak bantu atau pilot kontaktor.



**Gambar 9.** Kontaktor dengan Pilot Kontak

Pada saat *switch on* maka kontak bantu akan menutup dan arus akan mengalir melalui resistor sehingga besarnya arus *inrush* dapat dibatasi.

Untuk sistem yang mengandung kadar harmonisa tinggi biasanya kapasitor *bank*



**Gambar 10.** Time Delay antara Kontak Bantu dan Kontak Utama 2-10ms

dilengkapi dengan filter detuned ataupun *tuned*, dengan pemasangan filter tersebut akan menaikkan nilai  $XL$  pada persamaan 3 sehingga bisa mengurangi arus inrush cukup signifikan.


#### 4 PENGURANGAN ARUS INRUSH DENGAN SOFT SWITCH

Pada aplikasi kapasitor *bank* untuk beban dinamis yang mempunyai fluktuasi tinggi maka *switching* kapasitor akan menjadi lebih sering dan ini akan menimbulkan gangguan transtien yang cukup serius, untuk itu harus menggunakan cara *switching* kapasitor menggunakan teknik *soft-switch* yang tidak menimbulkan arus *inrush*.

Gambar 11 adalah Topologi *Soft Switched Static Var Compensator* yang terdiri dari beberapa blok besar, yaitu: Transduser/sensor, Kontrol dan thyristor swtich dan kapasitor bank.

Prinsip kerja *Soft Switched Static Var Compensator*; Bila pada sistem jaringan terdapat beban induktif akan terjadi penurunan faktor daya. Tegangan dan arus listrik melalui komperator akan menghasilkan besaran faktor daya beban. Pada rangkaian kontrol membandingkan faktor daya beban dengan set poin (faktor daya yang diinginkan).

Apabila faktor daya beban lebih kecil daripada *set point* maka kapasitor satu  $C_1$  terhubung paralel dengan beban. Apabila faktor daya beban (PF) masih lebih kecil dari *set point*,



**Gambar 11.** Topologi Soft Switched Static Var Compensator

maka kapasitor dua ( $C_2$ ) terhubung parallel dengan beban.

Apabila faktor daya beban berubah lebih besar daripada *set point* maka kapaitor dua ( $C_2$ ) akan terlepas dengan paralel beban. Apabila faktor daya beban masih lebih besar dari *set point* maka kapasitor satu ( $C_1$ ) terlepas dengan paralel beban, begitu seterusnya jika ada perubahan faktor daya beban.

Strategi yang digunakan pada penelitian ini adalah bila *thyristor* disulut pada saat tegangan puncak ( $dv/dt = 0$ ) [7], maka tidak timbul arus *inrush*, kemudian dilakukan simulasi dengan ketentuan yaitu:

Tegangan thyristor = 0,  $V_{Thy} = 0$ , jika nilai  $\sin\omega t = -1$

$$V_{Thy} = V_t - V_c \tag{4}$$

$$V_c = -V_m \tag{5}$$

Substitusi persamaan 4 ke 5 diperoleh:

$$V_{Thy} = V_m \sin\omega t + V_m = V_m(1 + \sin\omega t) \tag{6}$$

Nilai  $\sin\omega t = -1$  dicapai pada saat sudut  $\omega t = 270^\circ$ , jika  $\sin\omega t = -1$ , maka tegangan thyristor:

$$V_{Thy} = V_m(1 - 1) = V_m \cdot 0 = 0$$

Jadi dari persamaan diatas maka diperoleh tegangan thyristor ( $V_{Thy}$ ) sama dengan nol terjadi hanya pada saat  $\omega t = 270^\circ$ . Pada  $\omega t = 270^\circ$ , thyristor diswitch on, maka kapasitor mulai discharge.

Untuk  $\omega t = 270^\circ \Rightarrow \sin\omega t = \sin 270^\circ = -\cos 0^\circ$  dan tegangan kapasitor  $v_c(t)$  untuk  $\omega t$  diatas  $270^\circ$  akan menjadi  $V_c(t) = -V_m \cos\omega t$ .

Selanjutnya arus start kompensator kapasitor pada saat  $t_0$  akan menjadi:


$$I_c = C \frac{dV_c}{dt} \tag{7}$$

$$\Rightarrow = C \cdot V_m \frac{d(-V_m \cos\omega t_0)}{dt}$$

$$= C \cdot V_m \cdot \omega \sin\omega t_0$$

Dari persamaan diatas dapat dilihat bahwa arus start kapasitor dari nol seperti bentuk gelombang *sinusoidal* tanpa mengalami distorsi dan *inrush*. Jadi arus kapasitor pada saat dipswitch on sesuai dengan analisa persamaan diatas. Hal tersebut dapat menjelaskan bahwa  $i_c$  tidak menimbulkan distorsi. Dan untuk mendapatkan hasil  $i_c$  tanpa distorsi maka perlu memenuhi syarat awal seperti diatas.

Sehingga diperoleh hasil simulasi seperti pada Gambar 12. dibawah, terlihat bahwa pada saat diswitch on kapasitor tidak timbul *inrush* pada arus kapasitor.



**Gambar 12.** Simulasi *Switching Kapasitor* pada  $270^\circ$  Tidak Menimbulkan Arus *Inrush*

Sehingga diperoleh hasil simulasi seperti pada Gambar 12. Dibawah, terlihat bahwa pada saat diswitch on kapasitor tidak timbul *inrush* pada arus kapasitor.

#### 4.1 Simulasi dan Analisis

Simulasi *Soft Switch Static Var Compensator* digunakan untuk mengetahui beberapa parameter yang berhubungan dengan kualitas daya,

misal nilai atau bentuk gelombang daya aktif, daya reaktif, daya nyata, arus, tegangan output dan power faktor. Simulasi rangkaian *Stitch Static Var Compensator* diperoleh dengan menjalankan program SIMCAD.

Data yang digunakan dalam simulasi dengan program SIMCAD dan ditunjukkan pada Gambar 13 adalah sebagai berikut :

$$V_s = 220V_{rms} \Rightarrow V_m = \sqrt{2 \cdot 220} = 311$$

$$V_s = V_m \sin \omega t \Rightarrow V_s = 311 \sin \omega t$$

$$f = 50 \text{ Hz}$$

$$pf = 0.7$$


$$C_1 = 115\mu F$$

$$C_2 = 155\mu F$$

$$\text{Daya beban } P = 6 \text{ KW}$$

$$pf \text{ target} = 0.93 \text{ Hz}$$

ESR kapasitor dari pengukuran diperoleh 0.34



**Gambar 13.** Rangkaian Soft Switch Static Var Compensator

Hasil simulasi diperoleh dengan menjalankan rangkaian *Soft Switch Static Var Compensator* dengan program SIMCAD dan nilai komponen diperoleh dari perhitungan sebelumnya.


Simulasi pertama dilakukan untuk nilai  $t = 105ms$  ( $\Delta\theta = 90^\circ$ ) dan  $PF = 0.93$ . Nilai  $t = 105ms$  artinya bahwa kapasitor mulai *switch on*

ditunda lima cycle setara dengan  $100ms$  dan  $90^\circ$  setara dengan  $5ms$ . Dan dari rangkaian penghasil pulsa penyulutan menghasilkan penundaan satu cycle. Penundaan selama 5 cycle dimaksudkan untuk memperlihatkan perubahan beban sebelum dikompensasi dan sesudah dikompensasi. Sedangkan  $5ms$  setara  $90^\circ$  untuk melihat kebenaran syarat yang tidak dipenuhi sehingga akan timbul distorsi seperti telah dijelaskan sebelumnya.

Simulasi kedua dilakukan untuk nilai  $t = 115ms$  dan  $PF = 0.93$ . Nilai  $t = 115ms$  artinya bahwa kapasitor mulai *switch on* ditunda lima cycle setara dengan  $100ms$  dan  $270^\circ$  setara dengan  $15ms$ . Dan dari rangkaian penghasil pulsa penyulutan menghasilkan penundaan satu cycle. Penundaan selama 5 cycle dimaksudkan untuk memperlihatkan perubahan beban sebelum dikompensasi dan sesudah dikompensasi. Sedangkan  $15ms$  setara  $270^\circ$  adalah agar sistem menghasilkan nilai arus kapasitor IC sinusoidal murni tanpa distorsi seperti telah dijelaskan sebelumnya.

## 4.2 Hasil Uji Coba Alat SVC yang telah dibuat

Pada Gambar 14 menunjukkan tidak terjadi arus inrush pada saat thyristor disulut pada  $\alpha = 270^\circ$




**Gambar 14.** Tidak ada Arus Inrush saat Thyristor Disulut pada  $270^\circ$

Pembuatan *Soft Switch Static Var kompensator* ini sangat baik dan tepat untuk dikembangkan dengan lebih banyak step kapasitor. Karena dengan *Soft Switch Static Var kompensator* dengan pengaturan sudut penyulutan thyristor

pada  $\alpha = 270^\circ$ , maka tidak terjadi arush inrush sama sekali, sehingga tidak menimbulkan transien yang dapat mengganggu kualitas daya serta dapat mempercepat umur kerusakan peralatan akibat arus inrush tersebut.

### 5 KAPASITOR BANK UNTUK SISTEM YANG MENGGANDUNG HARMONIK

Tidak bisa dipungkiri lagi bahwa dewasa ini pemakaian beban elektronik untuk pengontrolan proses sudah menjadi kebutuhan utama, namun pemakain beban-beban elektronik atau yang kita kenal dengan beban non linier ini akan menghasilkan harmonisa yang bisa mengganggu sistem. Untuk pengoperasian kapasitor bank pada sistem yang mengandung harmonisa tinggi perlu hati-hati, karena arus harmonisa yang dihasilkan oleh beban non linier pada sistem yang menggunakan kapasitor bank akan menyebabkan resiko kerusakan peralatan akibat efek *resonance risk*. Arus harmonisa akan meningkat tajam pada saat terjadi resonansi akibat pengoperasian kapasitor bank[2]. Gambar 15 menggambarkan amplifikasi arus harmonisa bila terjadi resonansi.




**Gambar 15.** Ampifikasi Arus Harmonisa saat Resonansi

$$I_h = Q \times I_n \tag{8}$$


dimana  $Q = \omega LR_h$

Resiko resonansi ada 2 jenis yaitu yang disebut dengan *Series resonace*, dan *Paralel resonace*. *Series resonace* adalah bila sumber harmonisa berasal dari luar atau *upstream* trafo seperti tampak pada Gambar 16, sedangkan *paralel*

*resonace* adalah bila sumber harmonisa berasal dari beban-beban di bawah trafo tersebut seperti tampak pada Gambar 17 [9],[11].



**Gambar 16.** Resonansi Seri



**Gambar 17.** Resonansi Paralel


Akibat dari resonansi dapat dilihat pada Tabel 2 dibawah. Pada tabel tampak bahwa pada saat terjadi resonansi pada frekuensi harmonisa maka pada sistem yang dipasang kapasitor bank arus harmonisa akan membesar. Arus harmonisa ke 5 pada sistem tanpa kapasitor sebesar 225A naik menjadi 668A demikian juga untuk  $I_7$  dan  $I_{11}$ , kenaikan arus harmonisa akan mempengaruhi *Total Harmonic Distortion*(THD) arus THD-i dan THD-v, THD-v berubah dari 5,12% menjadi 10,14 %, meskipun PF meningkat dari 0,62 menjadi 0,92.

**Tabel 2**  
Akibat Resonansi

Arus Harmonik	Sistem Tanpa Kapasitor	Sistem dengan Kapasitor
1	1200 AA	740 A
5	225 AA	740 A
7	70 AA	740 A
11	50 AA	740 A
THD-v	4.12 %	10.14%
PF	0.62	0.92

## 6 PENGURANGAN HARMONISA DENGAN MENGGUNAKAN FILTER

Harmonisa yang terkandung dalam sistem harus dikurangi karena kehadirannya sangat mengganggu seperti yang telah dijelaskan di atas. Ada beberapa cara untuk mengurangi harmonisa yaitu seperti tampak pada Gambar 18 di bawah[2][3].



Gambar 18. Pemilihan Jenis Filter


Pertimbangan pemasangan filter adalah berdasarkan teknologi dan biaya, biaya yang paling mahal adalah menggunakan filter aktif. Filter aktif pemasangan sangat mudah, harmonisa apapun yang ditimbulkan baik pada sistem 1 fasa maupun 3 fasa dapat dikurangi karena prinsipnya adalah *cancellation* yaitu menginjeksi harmonisa sehingga kandungan harmoisia bisa dihilangkan. Kelemahan filter aktif adalah tidak bisa memperbaiki PF dengan baik.

Jika sistem sudah menggunakan kapasitor bank untuk perbaikan PF maka yang paling cocok dan paling murah adalah menggunakan *de-tuned filter*. Kalau menggunakan *de-tuned filter* akan sedikit kesulitan karena biasanya kapasitor yang terpasang sudah tertentu besarnya dan sudah terpasang secara seragam untuk masing-masing step. Sehingga apabila harus melakukan tuning pada frekuensi harmonisa akan kesulitan komponen.


Keuntungan penggunaan *de-tuned filter* adalah:

- Memperbaiki faktor daya PF
- Terhindar dari terjadinya resiko resonansi
- Mengurangi kandungan harmonisa
- Mempebaiki kualitas daya

Prinsip kerja *de-tuned filter* adalah mengeser frekuensi resonansi sistem agar tidak terjadi di frekuensi harmonisa. Gambar 19 menggambarkan penempatan *de-tuned filter* yang dipasang seri dengan kapasitor, detuned filter adalah berupa reaktor. Sedangkan Gambar 20 adalah kurva karakteristik apabila sistem dengan kapasitor yang dipasang detuned filter.



Gambar 19. Penempatan De-tuned Filter



Gambar 20. Pengaruh De-tuned Filter pada Frekuensi Resonansi Sistem

Karena frekuensi resonansi digeser dibawah frekuensi harmonisa maka tidak akan terjadi efek resonansi yang dipicu oleh adanya harmonisa.

Penentuan besarnya detuned filter ditentukan dengan cara menghitung frekuensi resonansi sistem yang ditentkan dengan persamaan 8 di bawah.

$$\omega_R = \frac{1}{\sqrt{L_N C}} \tag{9}$$

dimana

$$f_R = 50\sqrt{\frac{S_T \cdot 100}{Q_C \cdot U_k}}$$

$S_T$  = daya trafo (kVA)

$Q_C$  = besar kapasitor bank

$U_k$  = tegangan hubung singkat trafo (%)

$f_r$  = frekuensi resonansi sistem

setelah  $f_r$  diketahui maka, menentukan besarnya *detuned P*, dimana besarnya  $P$  ditentukan dengan persamaan 9.

$$P = \left(\frac{f_n}{f_{res}}\right)^2 100 \tag{10}$$

dengan  $f_n$  adalah frekuensi normal sistem.

Tabel untuk menentukan *detuned* bisa dilihat pada Tabel 3 di bawah.

**Tabel 3**  
Akibat Resonansi

P	$f_{res}$
5%	22 Hz
5.5%	213 Hz
5.67%	210 Hz
6%	204 Hz
7%	189 Hz
8%	177 Hz
12.5%	141 Hz
14%	134 Hz

Dengan dipasangnya *de-tuned filter* untuk menggeser frekuensi sehingga menghindari resiko resonansi, maka tegangan kapasitor akan naik, naiknya tegangan kapasitor ditentukan dengan persamaan 10 di bawah.

$$U_c = U_N \frac{100}{100 - p} \tag{11}$$

dimana

$U_C$  = kenaikan tegangan pada kapasitor

$U_N$  = tegangan suplai nominal

Dengan naiknya tegangan kapasitor maka nilai kapasitor yang baru akan berubah menjadi persamaan 11 di bawah.

$$Q_c = \left(1 - \frac{p}{100}\right) \left(\frac{U_c}{U_N}\right) \tag{12}$$

Nilai kapasitor QC ini akan menjadi lebih besar dari nilai semula.


Dengan dipasangnya *detuned filter* maka perbaikan kualitas daya berupa naiknya nilai PF, dan turunnya THD sehingga rugi-rugi daya berkurang efisiensi meningkat dan akan diperoleh penghematan yang signifikan. Tabel 4 di bawah menunjukkan perbaikan kualitas daya akibat dipasangnya kapasitor bank yang dilengkapi dengan *detuned filter*.

**Tabel 4**  
Sistem Dikompensasi dengan Kapasitor

Arus Harmonik	Sistem tanpa kapasitor	Sistem dengan kapasitor	Sistem dengan filter
1	1200 A	740 A	740 A
5	225 A	740 A	135 A
7	70 A	740 A	60 A
11	50 A	740 A	42 A
THD-v	5.12 %	10.14% A	4.5 %
PV	0.62 A	0.92	0.95

Pada tabel tampak bahwa sistem dengan kapasitor bank yang dilengkapi filter dapat memperbaiki kualitas daya dengan baik bila dibandingkan dengan kapasitor yang tidak dilengkapi filter, dalam hal ini adalah *detuned filter*. Arus harmonisa ke 5 turun menjadi 135A demikian juga I7 dan I11, THD-v turun menjadi 4,50% dan PF meningkat menjadi 0,95. sehingga nilai

Perbaikan kualitas daya cukup signifikan. Hal ini disebabkan karena *detuned filter* bekerja sehingga menghindari terjadinya resiko resonansi. Gambar 21 menggambarkan pergeseran frekuensi resonansi sistem oleh *detuned filter*. Pergeseran frekuensi jauh di bawah frekuensi harmonisa yang merupakan spektrum rawan terjadinya resiko resonansi.



**Gambar 21.** Pergeseran Frekuensi Resonansi Sistem dibawah *Harmonic Spectrum*

## 7 KESIMPULAN

Jenis beban pada peralatan industri kebanyakan adalah jenis beban induktif sehingga mengakibatkan PF rendah. Beban modern juga banyak digunakan sehingga menyebabkan timbulnya harmonisa tinggi.

Kapasitor *bank* umumnya digunakan untuk perbaikan PF. Bila rata-rata PF beban di industri adalah 0,8lag maka bila ditingkatkan menjadi *unity* dengan menggunakan kapasitor *bank* akan diperoleh penghematan pemakaian daya total sebesar kurang lebih 20%. Sehingga kapasitor *bank* adalah solusi yang tepat untuk penghematan daya.

Kapasitor *bank* disamping memperbaiki PF tetapi juga menimbulkan gangguan kualitas daya yang lain yaitu gangguan osilatory transien pada saat *switching* kapasitor dan gangguan resonansi bila sistem mengandung harmonisa. Gangguan-gangguan ini dapat merusak peralatan.

Arus *inrush* kapasitor sangat besar bisa mencapai 40 sampai 250 kali  $I$  nominal, sehingga perlu dikurangi supaya gangguan transien bisa diperkecil. Pengurangan yang paling sederhana adalah menggunakan *air coil* yang akan menurunkan arus *inrush* hingga  $1/4$  nya bila dibandingkan dengan tanpa *air coil*, atau kalau sistem mengandung harmonisa penggunaan filter bisa menurunkan besarnya arus *inrush*.

Untuk beban dengan dinamis yang tingkat fluktuasinya tinggi maka akan mengakibatkan *switching* kapasitor lebih sering lagi, cara tepat untuk mengurangi arus *inrush* adalah menggunakan *soft-switch* berupa *thyristor* yang disulut

pada sudut  $270^\circ$ .

Untuk sistem yang mengandung harmonisa menyebabkan terjadinya resiko resonansi antara kapasitor dengan trafo, sehingga arus harmonisa meningkat dan THD juga meningkat signifikan. Peningkatan ini tergantung dari faktor kualitas  $Q$ .

Untuk menghindari resonansi maka cara termurah dan mudah adalah menggunakan detuned filter, sehingga bila dipasangkan dengan kapasitor akan diperoleh keuntungan bisa meningkatkan PF dan memperbaiki THD.

Penggunaan filter aktif tidak untuk sistem dengan daya besar sangat mahal, untuk itu penggunaannya dipasang hibrid dengan filter pasif, sehingga diperoleh keuntungan perbaikan PF oleh kapasitor filter dan sisa harmonis dicancel oleh kerja dari filter aktif.

## UCAPAN TERIMAKASIH

PENS-ITS sebagai memberi dana penelitian dengan judul Teknik Pengurangan Arus *Inrush* pada Kapasitor *Bank* dengan Beban Dinamis. DIKTI sebagai pemberi dana penelitian dengan Judul Teknik Pengurangan Arus *Inrush* pada *Switching Power Capacitor* menggunakan *Static Var Compensator* dengan Beban Dinamik".

## DAFTAR PUSTAKA

- [1] Power Factor Regulator (PFR) menggunakan PLC, EEPIS Jurnal 2001, volume 6, Yahya Chusna Asrif, Indhana Sudiharto
- [2] Seimen journal, Malaga seminar, Spanyol, 2003
- [3] Scheneider journal, King Mongkut University seminar, Bangkok, 2004
- [4] Jinn-Chang Wu, Hurng-Liahng Jou, Kuen-Der Wu, and Nan-Tsun Shen, "Hybrid Switch to Suppress the Inrush Current of AC Power Capacitor", IEEE Transactions On Power Delivery, Vol. 20, No. 1, January 2005
- [5] J. H. Tovar-Hernandez, C. R. Fuerte-Esquivel, dan V. M. Chavz-Ornelas, "Modeling of Static VAR's Compensators in Fast Decoupled Load Flow "IEEE Transactions On Power Systems, Vol. 20, No. 1, February 2005.
- [6] Theodora R.Bosela, "Introduction Electrical Power Sytem Tecnology, Printice Hall, unitet State of America, 1997
- [7] Yahya Chusna Arif, Indhana Sudiarto, Hendik Eko HS, Teknik pengurangan arus inrush pada kapasitor bank dengan beban dinamis, Jurnal EEPIS 2007
- [8] Indhana Sudiarto, Mochamad Ashari "Desain Soft Switch Static Var Compensator untuk mengurangi Inrush Current pada Kapasitor Bank", Seminar Nasional Pasca Sarjana VI, 2006, Volume 1 hal 6-19
- [9] Yahya Chusna Arif, buku diktat kualitas daya PENS, Yahya. dkk, "Diktat Training PQ", Kerjasama Reset grup PQ PENS - ITS dengan EPCOS Siemens, mei 2005.

- [10] Yahya Chusna Arif, dkk "seminar power quality" di Jakarta dan Surabaya, Penyelenggara Epcoss-Simens Jakarta-Singapore, Sangrila Hotel 2005



**Hendik Eko Hadi Suharyanto** lahir di Surabaya, 22 Nopember 1962, telah lulus Sarjana Teknik Elektro ITS th 1985 di Surabaya, dan telah lulus Master Teknik Elektro ITS tahun 2003 di Surabaya, Bidang Keahlian adalah Teknik Sistem Tenaga, sebagai dosen sejak tahun 1989 di jurusan Teknik Elektro Industri, Politeknik Elektronika Negeri Surabaya.

Aktif sebagai Asessor GEMA PDKB sejak tahun 2005.



**Yahya Chusna Arief** lahir di Jember, 09 Juni 1960, telah lulus Sarjana Teknik Elektro ITS th 1987 di Surabaya, dan telah lulus Master Teknik Elektro ITS tahun 1999 di Surabaya Bidang Keahlian adalah Teknik Sistem Tenaga, sebagai dosen sejak tahun 1989 di di jurusan Teknik Elektro Industri, Politeknik Elektronika Neheri Surabaya. Aktif sebagai Asessor ATKIs (Indonesia

Power Engineer's Assessor IATKI's Assessor) sejak tahun 2002.



**Indhana Sudiharto** lahir di Madiun, 27 Pebruari 1966, telah lulus Sarjana Teknik Elektro ITS th 1996 di Surabaya, dan telah lulus pendidikan Master Teknik Elektro tahun 2006 di ITS Bidang Keahlian Teknik Sistem Tenaga, sebagai dosen sejak tahun 1996 di jurusan Teknik Elektro Industri, Politeknik Elektronika Neheri Surabaya. Aktif Sebagai Asessor ATKIs (Indonesia Power

Engineer's Assessor IATKI's Assessor) sejak tahun 2002.