PENS Repository

DISAIN PENGUAT OPERASIONAL (OP-AMP) DUA STAGE UNTUK APLIKASI ADC SIGMA-DELTA (∑∆) DENGAN KECEPATAN TINGGI MENGGUNAKAN CMOS TEKNOLOGI AMS 0,35 µm

purnomo, joko (2009) DISAIN PENGUAT OPERASIONAL (OP-AMP) DUA STAGE UNTUK APLIKASI ADC SIGMA-DELTA (∑∆) DENGAN KECEPATAN TINGGI MENGGUNAKAN CMOS TEKNOLOGI AMS 0,35 µm. Industrial Electronic Seminar.

This is the latest version of this item.

[img]
Preview
PDF - Published Version
Download (429Kb) | Preview

    Abstract

    Kebutuhan op-amp kecepatan tinggi untuk penerapan ADC sangat signifikan, hal ini karena banyak perangkat multimedia membutuhkan ADC sebagai sarana konversi analog ke digital. Selain itu dapat diaplikasikan untuk penguatan video. Metode yang digunakan dalam desain adalah eksperimen dengan simulasi perangkat lunak mentor graphic. Terdapat dua tahapan disain, yang pertama perancangan rangkaian op-amp dua stage dan kedua desain lay-out chip op-amp dua stage. Disain op-amp dua stage dengan menggunakan CMOS teknologi AMS 0,35μm yang bertujuan untuk pengembangan pada penguatan terbuka <60dB, lebar pita frekuensi >250MHz, tegangan OS ≈ 0V, konsumsi daya < 10mW dan tegangan kerja 3,3V untuk ADC Sigma-Delta (∑∆) 8-bit.

    Item Type: Article
    Subjects: Q Science > QA Mathematics > QA75 Electronic computers. Computer science
    Q Science > QA Mathematics > QA76 Computer software
    Divisions: Faculty of Engineering, Science and Mathematics > School of Electronics and Computer Science
    Depositing User: ms irene erlyn
    Date Deposited: 06 Apr 2011 19:06
    Last Modified: 06 Apr 2011 19:06
    URI: http://repo.pens.ac.id/id/eprint/216

    Available Versions of this Item

    Actions (login required)

    View Item